ATI har valgt en ganske radikal tilgang til X1000-serien. Alle VPU'er produceres hos TSMC og benytter deres 90nm teknologi. Rygterne siger dog allerede nu at UMC også skal til at producere for ATI - blandt andet fordi yields indtil videre ikke har været imponerende hos TSMC.
En lille detalje er dog at de tre nye VPU'ers kodenavne - RV515, R520 og R530 - i ordren hos UMC skulle stå opført som RV516, R521 og R531. Det kan betyde at der er tale om et re-design, hvilket falder lidt i tråd med at ATI havde store problemer med at R520 VPU'en til at virke. Først da den blev "taped out" tredje gang var ATI's ingeniører tilfredse. UMC skulle begynde produktionen af ATI-chips ved udgangen af indeværende år.
Tilbage til den nye serie, hvor alle produkter - også X1300-serien - har fuld Shader Model 3.0 support. Shader Model 3.0 er ikke en kæmpe revolution over 2.0b, men enkelte ting er værd at bide mærke i. Dels har man et meget større head-room i antal af instruktioner og man har support for eksempelvis two-sided lightning og vertex teksturer.
FP32 floating point beregninger understøttes også igennem hele serien og det samme gør en forbedret anisotropisk filtrering. AVIVO introduceres også med X1000-serien, men det kommer vi tilbage til.
Arkitekturen på den nye generation er nemlig værd at se nærmere på. ATI har introduceret en ny "Ring Bus" hukommelsesarkitektur, der går igen over hele linjen. Den understøtter desuden GDDR4 standarden, når der engang er produkter klar.
Selve Ring Bus konceptet er helt nyt og et opgør med den almindeligt kendte point-to-point arkitektur. Indtil videre har man (med en 256-bit bred bus) skulle lægge 256 fysiske traces (printbaner) fra VPU'en til grafikkortets RAM. Dette er naturligvis ikke helt nemt og i takt med at VPU'er bliver mindre og mindre (forbedret produktionsteknologi) har man måttet tilføje flere og flere lag til grafikkortets print for at klare alle de fysiske printbaner. Da printets pris ofte afgøres af hvor mange lag, det består af har en 512-bit bus ikke været en oplagt løsning - enhver designer af grafikkort måtte svede bare ved tanken om at skulle fordoble antallet af printbaner.
ATI har nu fundet en anden løsning, hvor man via en ring-arkitektur har fire "stationer" rundt om VPU'ens memory-controller. Hver station har 2 32-bit forbindelser til memory-controlleren og 2 udgående 256-bit forbindelser til de to omkringliggende stationer. ATI kalder dette for en 512-bit arkitektur på baggrund af at man har 2 256-bit ringe rundt om memory-controlleren.
