Test: Core 2 Extreme X6800

Teknologi

Flere instruktioner på samme tid

Med Core 2 har Intel valgt et design, der i langt højere grad end før fokuserer på mange instruktioner per clock ( IPC ), i modsætning til Pentium 4 der havde få instruktioner per clock, men til gengæld prøvede at indhente det tabte med en høj arbejdsfrekvens. Der er flere grunde til dette "omvalg", men at være mindre afhængig af clockfrekvensen har en række klare fordele.

Dels stiller det mindre krav til hvor høje "trin" der skal være imellem de clockfrekvenser man tilbyder. Et spring i clockfrekvens på eksempelvis 200Mhz kan sagtens forsvares fordi ydelsesforskellen nu er til at øje på. Dette betyder dels noget for slutbrugerne, men på det professionelle marked kan dette være rigtig fornuftigt fordi man få kunderne til løbende at opgradere til nyeste processorer fordi de kan mærke en reel forbedring i ydelsen. AMD har med stor succes gjort dette med Opteron-processoren, som på 2½ år er gået fra max 2GHz clockfrekvens til max 2.8GHz for hurtigste model. Ikke ligefrem et kvantespring, men trinene har været store nok til at folk har fundet det rimeligt at opgradere.

En anden fordel ved at være mindre afhængig af clockfrekvensen finder man i den anden ende af skalaen. Intel fik med Pentium M processoren vist at SpeedStep - hvor man dynamisk ændrer clockfrekvensen og processorspændingen efter behovet for regnekraft - havde enormt potentiale. AMD tog dette op med Cool'n'Quiet i deres K8 processorer og for begge arkitekturer gjaldt det at man selv ved lav clockfrekvens havde en fair ydelse - ene og alene fordi IPC'en var høj.

Dette er endnu en grund til at den høje IPC bør være vinder, men hvordan har Intel så grebet sagen an denne gang ? Dels har man valgt en noget reduceret pipeline, som er på 14 stages. En kort pipeline er dog i så selv ikke alene nok til at give mere effektivitet, så Intel har tilført Wide Dynamic Execution. "Almindelig" Dynamic Execution handler om at snyde processoren til at se en række instruktioner som én stor instruktion og derfor tage disse samlet og i rækkefølge. Grunden til at Dynamic Execution nu er blevet "Wide" er at Intel i Core 2 arkitekturen har tilføjet en ny decoder og execution unit, så processoren nu kan håndtere fire x86 instruktioner samtidigt. Både Intel's tidligere og AMD's nuværende processorer kan maksimalt køre 3 x86 instruktioner samtidigt. Man får altså ikke bare en kortere pipeline, men også en bredere pipeline, som yderligere hæver IPC'en.





Mere Cache

Dertil har man øget mængden af L1 cache i forhold til Pentium 4. Core 2 processorerne vil få 64KB L1 cache, hvilket er fordelt ligeligt imellem data og instruktion. Dette er langt mere L1 cache end i Pentium 4 arkitekturen, der grundlæggende havde 8KB L1 cache til data og 12KB til instruktion. Da Intel skiftede fra Northwood til Prescott blev mængden af cache til data fordoblet fra 8KB til 16KB, men Core processorerne har altså mere end det dobbelte.

L2 cache bliver på enten 2MB eller 4MB afhængigt af model, men da der er tale om dual-core processorer vil L2 cache'en blive delt imellem de to CPU kerner. Dette sker fordi Intel har implementeret deres Smart Cache. Med den kan man dynamisk allokere cache-mængde til hver enkelt processorkerne. Kører man således en applikation, som kun kan udnytte den ene processor vil denne ene processor få den fulde mængde cache til sin rådighed.

Dette er på papiret smart, men som man hurtigt vil se så er denne feature meget lidt værd i praksis - en dual-core processor vil nemlig næsten altid bruge begge cores i større eller mindre grad fordi operativsystemet (og flere andre underliggende applikationer) bruger CPU-tid. Derfor har Intel med deres Smart Cache implementeret en Crossbar funktion, som dynamisk deler cache-mængden imellem de to processorkerner.

Mindre strømforbrug

Strømforbruget har været en særdeles vigtig faktor i udviklingen af Core 2 arkitekturen og det har betydet at Intel yderligere har arbejdet på at sænke dette. Dels benytter man deres Enhanced SpeedStep ( EIST ), som tilpasser processorens clockfrekvens - og dertil også processorspændingen - til behovet for regnekraft.

Samtidig har man lånt lidt fra Pentium M der har evne til dynamisk at tænde og slukke for de områder i cachen der ikke bliver brugt. Core 2 processoren er delt ind i mange mindre områder end eksempelvis Pentium 4 var. Disse mindre dele kan derfor oftere lukkes ned, hvis der ikke er brug for dem og det giver igen et lavere effektforbrug.


X6800 2.93GHz@1.60GHz idle

En pudsig detalje omkring dette er at man ikke kunne aflæse cpu'en temperatur som man plejede med en enkelt temperaturføler, men måtte sætte flere dioder ind til at måle. Så når du aflæser temperaturen på din Conroe er det reelt et gennemsnit af flere målinger.

Det er værd at bemærke i overclockingøjemed, for som bekendt har man det jo gennemsnitligt meget godt når man står i et lejrbål med en isblok på hovedet - jævnfør vores VapoChill Lightspeed.