Test: Intel Core 2 Duo

Intel har først og fremmest valgt at droppe deres NetBurst arkitektur for i stedet at satse på et helt nyt design. Designet tager udgangspunkt i både Pentium 3 og dens forgængere, Pentium 4 / Pentium D samt en hel masse nyheder og forbedringer. Med andre ord er Core arkitekturen med Intels ord "det bedste fra alle verdener".

Grundlæggende handler en ny arkitektur jo om at få ydelsen forbedret og denne kan man angive som instruktioner pr. sekund - eller IPS. Jo flere instruktioner, som kan klares pr. sekund des bedre ydelse har man ud af arkitekturen.

Antallet af instruktioner pr. sekund kan ses som antallet af instruktioner pr. clockcyklus (IPC) ganget med processorens clockfrekvens. Da processorens clockfrekvens er i Hz - som er svingninger pr. sekund - vil Hz også kunne angives som 1/s hvorfor tidsenheden er på plads. Med andre ord skal man altså have en høj clockfrekvens, hvis antallet af instruktioner pr. clockfrekvens er lavt.

Netop idéen med få instruktioner pr. clockfrekvens var én af grundpillerne i NetBurst, hvor man satsede på at kunne indhente det tabte ved høje clockfrekvenser. Allerede Willamette og Northwood kernerne havde en 20 stages pipeline, som ved 1.3GHz (som var Willamette-kernens laveste standard-frekvens) slet ikke kunne udnyttes. Til gengæld blev præcis samme længde pipeline udnyttet noget nær optimalt i en 3.4GHz Northwood.

Prescott og Cedar Mill processorerne fik en pipeline på 31 stages, hvilket man regnede ved ville kunne udnyttes optimalt med en clockfrekvens på op mod 5GHz. Så langt kom Intel dog som bekendt aldrig. Efterfølgeren Tejas havde en endnu længere pipeline på hele 45 stages, men den så som bekendt aldrig dagens lys. Til at fodre denne enorme pipeline havde Intel kalkuleret med clockfrekvens på 6.5 - 7.5 GHz.

Men hvor pipelines ligger fast i designet er clockfrekvens jo variabel og her kom et problem med den meget lange pipeline og den lave IPC. For selv når Intel øgede clockfrekvens med 200MHz var forskellen i ydelse meget svær at få øje på. Allerede ved Prescott og Cedar Mill viste dette sig og med en 45 stages pipeline i Tejas ville der skulle langt højere spring i clockfrekvenser til for at hver processor egentlig havde sin berettigelse.

Dette var ét problem, men et endnu større var uden tvivl varmeudviklingen. Den blev enorm ved de høje frekvenser fordi strømlækket i processoren var så højt ved høje clockfrekvenser. En high-end Northwood processor havde et strømlæk på omkring 20W - for Prescott var tallet nærmere 35W og det tal er altså blot spildstrøm! For Tejas var problemet endnu større og flere regner med at strømlækket her lå på op mod 60W, der skulle fjernes fra CPU'ens overflade uden at have været til nogen reel nytte.

Udover den enorme varmemængde når processoren lavede noget havde man altså en minimums varmeudvikling, som så ud til at ligge meget højt - selv ved lave clockfrekvenser. Så at skrue ned for clockfrekvensen ville ikke medføre samme minimering af strømforbruget, som man tidligere havde set og det gjorde det svært at bruge processoren i både det mobile miljø og i eksempelvis blade-servere.

Intel arbejdede på højtryk for at løse problemet og én af redningerne for Tejas skulle være en tri-gate transistor, som man regnede med ville reducere strømlækket med op mod 75 %. Intel har flere gange nævnt denne type transistor som Tejas' redning, men teknologien kom ikke til at virke og var uden tvivl en direkte årsag til at tejas blev droppet.

Som et kuriosum kan det nævnes at Intel faktisk midt i Maj i år annoncerede at man endelig har haft held med at fremstille en tri-gate transistor, der ser ud til at kunne implementeres når man kommer ned på 32og 22nm fabrikationsprocessor, men så hedder arkitekturen altså Core og ikke længere NetBurst.